# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-205257

(43)Date of publication of application: 17.08.1989

(51)Int.CI.

G06F 15/06

H01L 27/04 H01L 27/10

(21)Application number: 63-028698

(71)Applicant: NEC CORP

(22)Date of filing:

12.02.1988


(72)Inventor: OSHIMA SHIGERU

## (54) INTEGRATED CIRCUIT

## (57)Abstract:

PURPOSE: To read the contents of the RAM for the temporary storage of a microprocessor without the intervention of the microprocessor by stopping the action of the microprocessor when a specific signal is inputted to a control terminal, and switching data inputted from a data bus to a mode inputted to the RAM.

CONSTITUTION: A microprocessor 10, a buffer circuit 40, a data selecting circuit 50 and an address selecting circuit 20 are connected in common by a control line, and the control line is connected to a control terminal 400. When the specific signal is inputted to the control terminal 400, the action of the microprocessor 10 is stopped, the address selecting circuit 20 inputs address data inputted from an address bus 200, to a random access memory (RAM) 30, and the data selecting circuit 50 is switched to the mode to input the data inputted from a data sub 300 to the RAM 30. Thus, without the intervention of the microprocessor 10, the contents of



the RAM 30 for the temporary storage of the microprocessor 10 can be read.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

#### ⑫ 公 開 特 許 公 報 (A) 平1-205257

@Int.Cl. 4

識別記号

庁内整理番号

码公開 平成1年(1989)8月17日

15/06 27/04 G 06 F H 01 L

3 2 0 461 C-7343-5B 7514-5F

8624-5F審査請求 未請求 請求項の数 1 (全3頁)

50発明の名称

集積回路

22出

願 昭63(1988) 2月12日

願 昭63-28698 ②特

茂

個発 明 老 大 鳥 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

勿出 顧 人 日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 山内 梅雄

1. 発明の名称

集破回路

2. 特許請求の範囲

マイクロプログラムを実行するマイクロプロ

このマイクロプロセッサで使用するデータを一 時記憶するランダム・アクセス・メモりと、

マイクロプロセッサと外部のアドレスパスとの 間に接続されマイクロプロセッサから出力される アドレスデータをアドレスパスに出力するパッ ファ回路と、

マイクロプロセッサと外部のデータバスとの間 に接続されデータバスから入力されるマイクロ命 令をマイクロプロセッサに入力し、またはデータ パスから入力されるデータをランダム・アクセス ・メモリに入力するデータ選択回路と、

マイクロプロセッサとランダム・アクセス・メ モリとの間に接続されマイクロプロセッサから指 定されるアドレスデータまたはアドレスパスから 入力されるアドレスデータをランダム・アクセス ・メモリに出力するアドレス選択回路とを有し、 前記マイクロプロセッサ、バッファ回路、デー 夕選択回路およびアドレス選択回路が制御線によ り共通接続され、この制御線が外部の制御端子に 接続されるとともに、この制御端子に特定の信号 が入力された場合にマイクロプロセッサの動作が 停止し、アドレス選択回路はアドレスパスから入 力されるアドレスデータをランダム・アクセス・ メモリに入力し、データ選択回路はデータバスか ら入力されるデータをランダム・アクセス・メモ りに入力するモードに切り換えられることを特徴 とする集積回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は集積回路に係わり、特にマイクロプロ セッサとマイクロプロセッサで使用するデータを 一時的に記憶するランダム・アクセス・メモリと が同一チップ上に実装された集積回路に関する。 〔従来の技術〕

本発明によればマイクロプロセッサの介入なしでマイクロプロセッサの一時記憶用のランダム・アクセス・メモリの内容を読み出すことができる。 〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

本発明はこのような事情に鑑みてなされたものであり、マイクロプロセッサを介入することなくマイクロプロセッサの一時記憶用のランダム・アクセス・メモリの内容を読み出すことができる集構回路を提供することを目的とするものである。 〔課題を解決するための手段〕

本ないと、、、ののは、、、ののは、、、ののは、、、ののは、、ののでは、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、のの

第1図には本発明に係わる集積回路の一実施例の構成が示されている。同図において、集積回路100は、マイクロプロセッサ10、アドレス選択回路20、ランダム・アクセス・メモリ(以よび下 AMと記す)30、バッファ回路40、および制御成されている。また集積回路100は、アドレスバス200、データバス300、および制御端子400に接続されている。

上記機成からなる、集積回路100の動作は以下、 の通りである。

まず、 制御増子 4 0 0 を ローレベルにするとのパッファ 4 0 はマイクロセッサ 1 0 かかししか カロカ アドレスデータ をアドレスイクロブロセッサ 1 0 かかし で アドレス 選択回路 2 0 はマイクロブロセッカでに、 アドレス 選択回路 2 0 はマイクロブロセッカに 1 0 から出力された R A M アドレスを R A M 3 0 へ供給するモードになる。 マイクロブロスバス 2 0 0 はバッファ回路 4 0 を介してアドレスバス 2 0

0 にアドレスを出力するとともに、データ選択回路 5 0 を介して、データバス 3 0 0 上のデータを内部に入力し、マイクロ命令として実行を開始する。ここでマイクロブロセッサ 1 0 が R A M 3 0 を使用した場合、マイクロブロセッサ 1 0 よりアトレス選択回路 2 0 を介して R A M 3 0 にアドレスデータを出力するとともにデータの R A M 3 0 へのリードライト動作を実行する。

次に制御端子 4 0 0 をハイレベルにすると、バッファ回路 4 0 はディスイネーブル状態になり、アドレス選択回路 2 0 はアドレスバス 2 0 0 からのアドレスデータを R A M 3 0 へ供給しかつ R A M 3 0 からのリードデータはデータ選択回路 5 0を介してデータバス 3 0 0 へ出力するモードになるとともに、マイクロブロセッサ 1 0 は停止状態になる。

ここで、アドレスバス 2 0 0 に R A M 3 0 上の アドレスデータをセットすると、このアドレス データに対応するデータが R A M 3 0 より読み出 され、データバス 3 0 0 より出力される。

### 〔発明の効果〕

以上説明したように、本発明によればマイクロプロセッサの介入なしに、集積回路内部のマイクロプロセッサの一時記憶用として使用されているRAMの内容を読み出すことができる。

### 4. 図面の簡単な説明

第1図は本発明に係わる集積回路の一実施例を 示す機成図である。

- 10……マイクロプロセッサ、
- 20……アドレス選択回路、
- 3 0 ··· ··· R A M 、
- 40…… バッファ回路、
- 5 0 ……データ選択回路、
- 100 … ... 集積回路、
- 300……データバス、
- 4 0 0 … … 制御端子。 .

出願人 日本電気株式会社

代理人 弁理士 山内梅雄

# 第 1 図

